不用CoWoS也能上HBM！JEDEC发布SPHBM4新标准：内存迎来下调空间

每引脚速率从约11Gbps提高到约44Gbps。不用标准即HBM居高不下的也迎下封装成本。

SPHBM4用标准有机基板替代昂贵的上内存硅中介层，

为弥补引脚减少带来的上内存带宽损失，但配以标准封装形态和一条更快的发布窄位宽512-bit接口。

传统HBM4接口拥有2048个数据信号引脚，调空SPHBM4对国内本土AI芯片产业具有特殊意义。不用标准而是也迎下在先进封装产能与成本双重承压下给行业多一个选择。彻底摆脱对硅中介层和先进封装产能的上内存依赖。传统HBM4必须通过昂贵的发布硅中介层与计算芯片连接，标准披露后，调空最大配置可达64GB单堆栈。理论峰值带宽约2.944TB/s。大幅降低了封装门槛。国际半导体标准组织JEDEC日前正式批准新一代高带宽内存标准SPHBM4，而SPHBM4将其大幅削减至512个，

容量方面可选用4至16层DRAM堆叠，

而SPHBM4可以直接安装在成本更低的标准有机基板上，目标直指AI算力芯片中最烧钱的一环，国内半导体厂商表现出极高兴趣，

7月9日消息，编号JESD330-4。

该标准的核心思路是继续采用HBM4级别的DRAM裸片堆叠，在46GT/s接口下，单片密度24Gb或32Gb，传统HBM路线依赖的CoWoS级先进封装产能和硅中介层技术，这种介于标准DRAM和顶级HBM之间的技术恰好符合厂商的需求。

SPHBM4规范支持的传输速率范围约在22.4GT/s至46.0GT/s之间。减少幅度达75%。

SPHBM4最大的变革在于封装方式。

值得一提的是，

需要注意的是，新标准将信号传输速率提升四倍，